Разработка
VeriSim
senolgulgonul.github.io ↗Симулятор Verilog, собранный компиляцией Icarus Verilog в WebAssembly. Без сервера и установки: редактируйте, компилируйте, симулируйте, смотрите осциллограммы и синтезируйте схему на уровне вентилей или RTL
- Категория
- Разработка
- Лицензия
- GPL-2.0
- Звёзды
- ★ 20
- Добавлен
- 2026-06-20